单片机解密又叫单片机破解，芯片解密，IC解密，但是这严格说来这几种称呼都不科学，但已经成了习惯叫 法，我们把CPLD解密，DSP解密都习惯称为单片机解密。单片机只是能装载程序芯片的其中一个类。能烧录程序 并能加密的芯片还有DSP，CPLD，PLD，AVR，ARM等。当然具存储功能的存储器芯片也能加密，比如DS2401  DS2501 AT88S0104 DM2602 AT88SC0104D等，当中也有专门设计有加密算法用于专业加密的芯片或设计验证厂家 代码工作等功能芯片，该类芯片业能实现防止电子产品复制的目的。
　　在单片机解密过程中，对于使用了防护层来保护ＥＥＰＲＯＭ单元的单片机来说，使用紫外光复位保护电路 是不可行的。对于这种类型的单片机，一般使用微探针技术来读取存储器内容。在芯片封装打开后，将芯片置于 显微镜下就能够很容易的找到从存储器连到电路其它部分的数据总线。由于某种原因，芯片锁定位在编程模式下 并不锁定对存储器的访问。利用这一缺陷将探针放在数据线的上面就能读到所有想要的数据。在编程模式下，重 启读过程并连接探针到另外的数据线上就可以读出程序和数据存储器中的所有信息。
　　还有一种可能的攻击手段是借助显微镜和激光切割机等设备来寻找保护熔丝，从而寻查和这部分电路相联系 的所有信号线。由于设计有缺陷，因此，只要切断从保护熔丝到其它电路的某一根信号线（或切割掉整个加密电 路）或连接1～3根金线（通常称FIB：focused ion beam)，就能禁止整个保护功能，这样，使用简单的编程器就 能直接读出程序存储器的内容。
　　AT89C51CC03C芯片等ATMEL系列单片机解密是邦凯早期就率先突破的单片机解密类型之一，经过多年的反复实验，目前我们的解密技术已经相当成熟，可提供高质量、高可靠性的解密服务。

　　有AT89C51CC03C解密需求者，请直接与我们联系：
　　芯片解密咨询热线：086-0755-83003639
　　E-mail：market2@pcblab.net
　　AT89C51CC03C Features：
　　80C51 Core Architecture
　　256 Bytes of On-chip RAM
　　2048 Bytes of On-chip ERAM
　　64K Bytes of On-chip Flash Memory
　　– Data Retention: 10 Years at 85°C
　　– Read/Write Cycle: 100K
　　2K Bytes of On-chip Flash for Bootloader
　　2K Bytes of On-chip EEPROM
　　Read/Write Cycle: 100K
　　Integrated Power Monitor (POR: PFD) To Supervise Internal Power Supply
　　14-sources 4-level Interrupts
　　Three 16-bit Timers/Counters
　　Full Duplex UART Compatible 80C51
　　High-speed Architecture
　　– In Standard Mode:
　　40 MHz (Vcc 3V to 5.5V, both Internal and external code execution)
　　60 MHz (Vcc 4.5V to 5.5V and Internal Code execution only)
　　– In X2 mode (6 Clocks/machine cycle)
　　20 MHz (Vcc 3V to 5.5V, both Internal and external code execution)
　　30 MHz (Vcc 4.5V to 5.5V and Internal Code execution only)
　　Five Ports: 32 + 4 Digital I/O Lines
　　Five-channel 16-bit PCA with
　　– PWM (8-bit)
　　– High-speed Output
　　– Timer and Edge Capture
　　Double Data Pointer
　　21-bit WatchDog Timer (7 Programmable Bits)
　　A 10-bit Resolution Analog to Digital Converter (ADC) with 8 Multiplexed Inputs
　　SPI Interface, (PLCC52, VPFP64 and CABGA 64 packages only)
　　Full CAN Controller
　　– Fully Compliant with CAN Rev 2.0A and 2.0B
　　– Optimized Structure for Communication Management (Via SFR)
　　– 15 Independent Message Objects
　　– Each Message Object Programmable on Transmission or Reception
　　– Individual Tag and Mask Filters up to 29-bit Identifier/Channel
　　– 8-byte Cyclic Data Register (FIFO)/Message Object
　　– 16-bit Status and Control Register/Message Object
　　– 16-bit Time-Stamping Register/Message Object
　　– CAN Specification 2.0 Part A or 2.0 Part B Programmable for Each Message
　　Object
　　– Access to Message Object Control and Data Registers Via SFR
　　– Programmable Reception Buffer Length Up To 15 Message Objects
　　– Priority Management of Reception of Hits on Several Message Objects at the
　　Same Time (Basic CAN Feature)
　　– Priority Management for Transmission
　　– Message Object Overrun Interrupt
　　– Supports
　　– Time Triggered Communication
　　– Autobaud and Listening Mode
　　– Programmable Automatic Reply Mode
　　– 1-Mbit/s Maximum Transfer Rate at 8 MHz (1) Crystal Frequency in X2 Mode
　　– Readable Error Counters
　　– Programmable Link to On-chip Timer for Time Stamping and Network
　　Synchronization
　　– Independent Baud Rate Prescaler
　　– Data, Remote, Error and Overload Frame Handling