电子产品PCB设计实用经验问答（五）

　　电子产品PCB设计实用经验问答（五）
　　
　　向您请教一下关于DVB-S的噪声门限测试问题，请您就目前国内关于噪声门限的测试做一综述，感谢您的指点。
　　抱歉，我没有DVB-S （Digital Video Broadcasting）相关的设计经验与资料可提供给你。
　　最近听说一家以色列的公司Valor在国内试推PCB layout的solution,不知该公司产品如何？
　　抱歉，我不适合在这场合评论其它竞争对手的产品。我认为任何EDA软件产品合不合用与要设计的产品的特性有关。例如，所设计的产品其走线密度是否很高，这可能对绕线引擎的推挤线功能有不同的需求。以下仅提供一些考虑的方向：
　　使用者的接口是否容易操作。
　　推挤线的能力（此项关系到绕线引擎的强弱
　　铺铜箔编辑铜箔的难易
　　走线规则设定是否符合设计要求
　　机构图接口的种类。
　　零件库的创建、管理、调用等是否容易
　　检验设计错误的能力是否完善
　　请问，模拟电源处的滤波经常是用LC电路。但是，我发现有时LC比RC滤波效果差，请问这是为什么，滤波时选用电感，电容值的方法是什么？
　　与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。 因为电感的感抗（reactance）大小与电感值和频率有关。如果电源的噪声频率较低，而电感值又不够大，这时滤波效果可能不如RC。但是，使用RC滤波要付出的代价是电阻本身会耗能，效率较差，且要注意所选电阻能承受的功率。
　　电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力。如果LC的输出端会有机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感的速度，增加纹波噪声（ripple noise）。
　　电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小，电容值会较大。而电容的ESR/ESL也会有影响。
　　另外，如果这LC是放在开关式电源（switching regulation power）的输出端时，还要注意此LC所产生的极点零点（pole/zero）对负反馈控制（negative feedback control）回路稳定度的影响。
　　对于lvds低压差分信号，原则上是布线等长、平行，但实际上较难实现，是否能提供一些经验？贵公司产品是否有试用版？
　　差分信号布线时要求等长且平行的原因有下列几点：
　　平行的目的是要确保差分阻抗的完整性。平行间距不同的地方就等于是差分阻抗不连续。
　　等长的目的是想要确保时序（timing）的准确与对称性。因为差分信号的时序跟这两个信号交叉点（或相对电压差值）有关，如果不等长，则此交叉点不会出现在信号振幅（swing amplitude）的中间，也会造成相邻两个时间间隔（time interval）不对称，增加时序控制的难度。
　　不等长也会增加共模（common mode）信号的成分，影响信号完整性（signal integrity）。