电子产品PCB设计实用经验问答（七）

　　电子产品PCB设计实用经验问答（七）
　　您能比较一下CandenceInnovedaMentorZuken公司各自的自动布线及SI仿真工具吗？有没有测试指标呢？
　　各个PCB板子相互连接之间的信号或电源在动作时，例如A板子有电源或信号送到B板子，一定会有等量的电流从地层流回到A板子 （此为Kirchoff current law）。这地层上的电流会找阻抗最小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法（例如，在某处制造低阻抗，让大部分的电流从这个地方走），降低对其它较敏感信号的影响。
　　众所周知PCB板包括很多层，但其中某些层的含义我还不是很清楚。mechanical，keepoutlayer,topoverlay,bottomoverlay, toppaste,bottompaste,topsolder,bottomsolder,drillguide,drilldrawing,multilayer这些层不知道它们的确切含义。希望您指教。
　　在EDA软件的专门术语中，有很多不是有相同定义的。以下就字面上可能的意义来解释。
　　一般多指板型机械加工尺寸标注层
　　定义不能走线、打穿孔（via）或摆零件的区域。这几个限制可以独立分开定义。
　　无法从字面得知其意义。多提供些讯息来进一步讨论。
　　无法从字面得知其意义。可多提供些讯息来进一步讨论。
　　顶层需要露出铜皮上锡膏的部分。
　　底层需要露出铜皮上锡膏的部分。
　　应指顶层阻焊层，避免在制造过程中或将来维修时可能不小心的短路 Bottomsolder: 应指底层阻焊层。
　　可能是不同孔径大小，对应的符号，个数的一个表。
　　指孔位图，各个不同的孔径会有一个对应的符号。
　　应该没有单独这一层，能指多层板，针对单面板和双面板而言。
　　如何选择PCB板材？如何避免高速数据传输对周围模拟小信号的高频干扰，有没有一些设计的基本思路？ 谢谢
　　选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子（大于GHz的频率）时这材质问题会比较重要。例如，现在常用的FR-4材质，在几个GHz的频率时的介质损dielectric loss会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数（dielectric constant）和介质损在所设计的频率是否合用。
　　避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰（Crosstalk）。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。
　　在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗？添加测试点会不会影响高速信号的质量？
　　一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的要求。另外，如果走线太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上测试点，当然，需要手动补齐所要测试的地方。
　　至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。基本上外加的测试点（不用线上既有的穿孔（via or DIP pin）当测试点）可能加在线上或是从线上拉一小段线出来。前者相当于是加上一个很小的电容在线上，后者则是多了一段分支。这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信号的频率速度和信号缘变化率（edge rate）有关。影响大小可透过仿真得知。原则上测试点越小越好（当然还要满足测试机具的要求）分支越短越好。
　　在高速板（如p4的主板）layour，为什么要求高速信号线（如cpu数据，地址信号线）要匹配？ 如果不匹配会带来什么隐患？其匹配的长度范围（既信号线的时滞差）是由什么因素决定的，怎样计算？
　　要求走线特性阻抗匹配的主要原因是要避免高速传输线效应（transmission line effect）所引起的反射（reflection）影响到信号完整性（signal integrity）和延迟时间（flight time）。也就是说如果不匹配，则信号会被反射影响其质量。
　　所有走线的长度范围都是根据时序（timing）的要求所订出来的。影响信号延迟时间的因素很多，走线长度只是其一。P4要求某些信号线长度要在某个范围就是根据该信号所用的传输模式（common clock或source synchronous）下算得的timing margin，分配一部份给走线长度的允许误差。 至于， 上述两种模式时序的计算， 限于时间与篇幅不方便在此详述， 请到下列网址http://developer.intel.com/design/Pentium4/guides 下载“Intel Pentium 4 Processor in the 423-pin Package/Intel 850 Chipset Platform Design Guide”。 其中 “Methodology for Determining Topology and Routing Guideline”章节内有详述。
　　首先感谢您回答我上次的问题。上回您说电源平面和地平面基本上都是金属平面，所以对电场磁场都有屏蔽效应，那我可以把电源平面上面的信号线使用微带线模型计算特性阻抗吗？电源和地平面之间的信号可以使用带状线模型计算吗？
　　是的， 在计算特性阻抗时电源平面跟地平面都必须视为参考平面。 例如四层板： 顶层-电源层-地层-底层， 这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。