原理图绘制

　　右键Preference下Schemtic 去掉Auto-Junction 自动加点功能
　　下Cursor 设为large Cursor 90Visible 设为
　　预防GND和VCC短路
　　ERC检查非常重要
　　一定要ERC检查SCH的连线是否有问题，基本上可以消除漏连，重复编号等错误。
　　原理图中器件封装的加入技巧及netlist的生成
　　元器件全部加入封装名少数封装不一定要完全正确，只要PIN 的数量和B编号对应即可，只要保证PCB NETLIST 导入完全通过，可以在LAYOUT PCB时再修改。
　　部分元器件加入封装名在PCB NETLIST 导入前放上未加封装的器件，并事前编号
　　简单原理图不加入封装名在PCB NETLIST 导入前放上未器件，并事前编号。
　　这样做的原因和好处：
　　在有些器件没有看到实样前，一样可以做好准备工作，并可以先连已知的部分，不必把大量时间浪费，因为在LAYOUT时同样可以修改封装，可以方便的移植其他PCB中的怪异封装，可以确保导入NETLIST导入完全通过，而不必反复修改SCH中器件的封装。
　　如果您觉得自己做原理图麻烦，怎么办呢？那么你可以选择我们为您服务！